Была решена задача автоматического программирования, целью которой является создание генератора программного кода на языках описания аппаратуры Verilog/VHDL, который создает программный код модуля формирования импульсов по заданным пользователем параметрам. Автоматически сгенерированный модуль может быть в дальнейшем использован в любом пользовательском проекте в системах автоматизированного проектирования (интегрированных средах разработки) Quartus II от Altera / ISE или Vivado от Xilinx, для формирования дальнейшего файла “прошивки” для микросхем программируемых логических интегральных схем от соответствующих производителей. Автоматически сгенерированный программный модуль находит свое применение в реализации каких-либо инженерно-технических задач, преследуемых пользователем, а также в задачах, связанных с тестированием, отладкой и реверс-инжинирингом.
Automatic programming problem was solved, which aims to source code generating on Verilog/VHDL hardware description language, for impulse former module which depending from user input values. Autogenerated module will be use in any user designs in automated design systems (integrated development environment) Altera Quartus II / Xilinx ISE or Vivado, for generating firmware file to field programmable gate array chips from both vendors. Autogenerated source code module will be use in any user’s engineering or technical tasks, which aims to debugging and reverse engineering.